インテルのみ表示可能 — GUID: mtr1415669642850
Ixiasoft
1. システム・デバッグ・ツールの概要
2. Signal Tapロジック・アナライザーを使用したデザインのデバッグ
3. Signal Probeを使用した迅速なデザイン検証
4. 外部ロジック・アナライザーを使用したインシステム・デバッグ
5. メモリーおよび定数のインシステム変更
6. In-System Sources and Probesを使用したデザインのデバッグ
7. System Consoleを使用したデザインの解析とデバッグ
8. Quartus® Primeプロ・エディションのユーザーガイド: デバッグツールのアーカイブ
A. Quartus® Primeプロ・エディションのユーザーガイド
2.1. Signal Tapロジック・アナライザーの概要
2.2. Signal Tapのデバッグフロー
2.3. ステップ1: Signal Tapロジック・アナライザーのプロジェクトへの追加
2.4. ステップ2: Signal Tapロジック・アナライザーのコンフィグレーション
2.5. ステップ3: デザインとSignal Tapインスタンスのコンパイル
2.6. ステップ4 :ターゲット・ハードウェアのプログラム
2.7. ステップ5: Signal Tapロジック・アナライザーの実行
2.8. ステップ6: キャプチャしたデータのSignal Tapでの解析
2.9. シミュレーション対応Signal Tap
2.10. その他のSignal Tapデバッグフロー
2.11. Signal Tapロジック・アナライザーのデザイン例
2.12. カスタム・ステートベースのトリガーフローの例
2.13. Signal Tapファイルのテンプレート
2.14. スタンドアロン・バージョンのSignal Tapの実行
2.15. Signal Tapスクリプティングのサポート
2.16. 複数のSignal Tapファイルのマージ
2.17. Signal Tapファイルのバージョンの互換性
2.18. Signal Tapロジック・アナライザーを使用したデザインのデバッグの改訂履歴
5.1. In-System Memory Content EditorをサポートするIPコア
5.2. In-System Memory Content Editorによるデバッグフロー
5.3. デザイン内インスタンスのランタイム修正のイネーブル
5.4. In-System Memory Content Editorを使用したデバイスのプログラミング
5.5. メモリー・インスタンスのISMCEへのロード
5.6. メモリー内の位置のモニタリング
5.7. Hex Editorを使用したメモリー内容の編集
5.8. メモリーファイルのインポートおよびエクスポート
5.9. 複数のデバイスへのアクセス
5.10. スクリプティング・サポート
5.11. メモリーおよび定数のインシステム変更の改訂履歴
7.1. System Consoleの概要
7.2. System Consoleの起動
7.3. System Console GUI
7.4. System Consoleでのツールキットの起動
7.5. System Consoleサービスの使用
7.6. On-Board インテル® FPGA ダウンロード・ケーブル IIのサポート
7.7. システム検証フローにおけるMATLAB*とSimulink*
7.8. System Consoleの例とチュートリアル
7.9. コマンドライン・モードでのSystem Consoleの実行
7.10. System Consoleコマンドの使用
7.11. ツールキットTclコマンドの使用
7.12. System Consoleを使用したデザインの解析とデバッグの改訂履歴
インテルのみ表示可能 — GUID: mtr1415669642850
Ixiasoft
7.7. システム検証フローにおけるMATLAB*とSimulink*
System Consoleでシステム開発をテストするには、MATLAB*およびSimulink* を使用します。また、システム検証フローを設定するには、インテルFPGA Hardware in the Loop (HIL) ツールを使用します。 この方法では、デザイン・ハードウェアを配置してリアルタイムで実行し、システム周辺のコンポーネントのシミュレーションをソフトウェア環境で行います。HILアプローチでは、ソフトウェア・ツールの柔軟性とハードウェアの実際の精度および速度を併用できます。ハードウェア・コンポーネントの段階的な追加をシステム検証テストベンチに対してすることができます。この手法を使用すると、統合プロセスをより細かく制御することが、システムの調整および検証時に可能になります。完全なシステムが統合されると、HILアプローチでは、スティミュラスをソフトウェアを介して提供し、システムの検証をさまざまなシナリオで行うことができます。
HILアプローチの利点
- 処理率の高いアルゴリズムの計算遅延を回避します。
- APIは、MATLAB*環境内のすべてのFPGAデザインの制御、デバッグ、視覚化、および検証に役立ちます。
- FPGAの結果のリードバックが、MATLAB*ソフトウェアによってされ、後の解析および表示に使用されます。
必要なツールとコンポーネント
- MATLAB*ソフトウェア
- DSP Builder for Intel® FPGAソフトウェア
- Quartus® Prime開発ソフトウェア
- インテルFPGA
注: DSP Builder for Intel® FPGA のインストレーション・バンドルには、System Console MATLAB* API が含まれています。
図 125. ホストとターゲット間のループをセットアップするハードウェア
