インテルのみ表示可能 — GUID: uoi1631891536716
Ixiasoft
1. システム・デバッグ・ツールの概要
2. Signal Tapロジック・アナライザーを使用したデザインのデバッグ
3. Signal Probeを使用した迅速なデザイン検証
4. 外部ロジック・アナライザーを使用したインシステム・デバッグ
5. メモリーおよび定数のインシステム変更
6. In-System Sources and Probesを使用したデザインのデバッグ
7. System Consoleを使用したデザインの解析とデバッグ
8. Quartus® Primeプロ・エディションのユーザーガイド: デバッグツールのアーカイブ
A. Quartus® Primeプロ・エディションのユーザーガイド
2.1. Signal Tapロジック・アナライザーの概要
2.2. Signal Tapのデバッグフロー
2.3. ステップ1: Signal Tapロジック・アナライザーのプロジェクトへの追加
2.4. ステップ2: Signal Tapロジック・アナライザーのコンフィグレーション
2.5. ステップ3: デザインとSignal Tapインスタンスのコンパイル
2.6. ステップ4 :ターゲット・ハードウェアのプログラム
2.7. ステップ5: Signal Tapロジック・アナライザーの実行
2.8. ステップ6: キャプチャしたデータのSignal Tapでの解析
2.9. シミュレーション対応Signal Tap
2.10. その他のSignal Tapデバッグフロー
2.11. Signal Tapロジック・アナライザーのデザイン例
2.12. カスタム・ステートベースのトリガーフローの例
2.13. Signal Tapファイルのテンプレート
2.14. スタンドアロン・バージョンのSignal Tapの実行
2.15. Signal Tapスクリプティングのサポート
2.16. 複数のSignal Tapファイルのマージ
2.17. Signal Tapファイルのバージョンの互換性
2.18. Signal Tapロジック・アナライザーを使用したデザインのデバッグの改訂履歴
5.1. In-System Memory Content EditorをサポートするIPコア
5.2. In-System Memory Content Editorによるデバッグフロー
5.3. デザイン内インスタンスのランタイム修正のイネーブル
5.4. In-System Memory Content Editorを使用したデバイスのプログラミング
5.5. メモリー・インスタンスのISMCEへのロード
5.6. メモリー内の位置のモニタリング
5.7. Hex Editorを使用したメモリー内容の編集
5.8. メモリーファイルのインポートおよびエクスポート
5.9. 複数のデバイスへのアクセス
5.10. スクリプティング・サポート
5.11. メモリーおよび定数のインシステム変更の改訂履歴
7.1. System Consoleの概要
7.2. System Consoleの起動
7.3. System Console GUI
7.4. System Consoleでのツールキットの起動
7.5. System Consoleサービスの使用
7.6. On-Board インテル® FPGA ダウンロード・ケーブル IIのサポート
7.7. システム検証フローにおけるMATLAB*とSimulink*
7.8. System Consoleの例とチュートリアル
7.9. コマンドライン・モードでのSystem Consoleの実行
7.10. System Consoleコマンドの使用
7.11. ツールキットTclコマンドの使用
7.12. System Consoleを使用したデザインの解析とデバッグの改訂履歴
インテルのみ表示可能 — GUID: uoi1631891536716
Ixiasoft
1.8. デバッグ用の信号保持
Quartus Prime開発ソフトウェア・プロ・エディションを使用すると、コンパイルプロセスを通じて特定の信号をマークして保持できます。そのため、使用可能なシステム・デバッグ・ツール内の任意のノードを可視化できます。
Compilerの合成および配置配線段階の後、RTL内の特定のノードをデバッグに使用できるようにするために、RTL内の対象信号に preserve_for_debug 属性を適用し、プロジェクトレベルの .qsf 割り当てでEnable preserve for debug assignmentsを適用することもできます。
この項では、デバッグ用に保持する機能の使用についての説明に、次の用語を使用します。
用語 | 説明 |
---|---|
node | デザインRTL内に存在する信号名。現在のプロジェクトのコンパイル・ネットリスト内にも存在する可能性があります。通常、ノード名は、ゲート、レジスター、LUT、エンベデッド・メモリー、DSPなどの論理ユニットの出力を指します。 Quartus® Prime GUIは、デザイン内の信号をデバッグする際に、Node Finderなどのさまざまな位置にこのノード名を表示できます。このノード名を検索して制約を適用し、デバッグ動作で使用できます。 |
hpath | Quartus® Primeスタイルの階層パス。インスタンス名は「|」で区切られます (例: foo|boo|node)。 |