インテルのみ表示可能 — GUID: ger1557106886292
Ixiasoft
9.1. 概要
9.2. ゴールデン・ハードウェア・リファレンス・デザイン (GHRD)
9.3. ソフトウェア要件の定義
9.4. ソフトウェア・アーキテクチャーの定義
9.5. ソフトウェア・ツールの選択
9.6. ブートローダー・ソフトウェアの選択
9.7. 使用アプリケーション向けオペレーティング・システムの選択
9.8. Linux*用のソフトウェア開発プラットフォームのアセンブル
9.9. パートナーOSまたはRTOS用のソフトウェア開発プラットフォームのアセンブル
9.10. ドライバーに関する考慮事項
9.11. ブートとコンフィグレーションに関する考慮事項
9.12. システムリセットに関する考慮事項
9.13. フラッシュに関する考慮事項
9.14. アプリケーションの開発
9.15. テストおよび検証
9.16. エンベデッド・ソフトウェアのデザイン・ガイドラインの改訂履歴
インテルのみ表示可能 — GUID: ger1557106886292
Ixiasoft
7.4.1. 推奨されるタイミング最適化およびタイミング解析のアサインメント
番号 | チェック欄 | チェックリストの項目 |
---|---|---|
1 | SettingsダイアログボックスのFitter SettingsページでOptimize multi-corner timingをオンにします。 | |
2 | create_clock と create_generated_clock を使用して、デザイン内のすべてのクロックの周波数および関係を指定します。 | |
3 | set_input_delay と set_output_delay を使用して、外部デバイスまたはボードのタイミング・パラメーターを指定します。 | |
4 | derive_clock_uncertainty を使用して、インタークロック、イントラクロック、およびI/Oインターフェイスの不確実性を自動適用します。 | |
5 | check_timing を使用して、デザインまたは適用された制約に関する問題のレポートを生成します。これには制約の欠落が含まれます。 | |
6 | 非同期パスに対しては、set_false_path または set_clock_groups を使用してください。 |
以上のアサインメントと設定は、 インテル® Agilex™ デバイスのデザインなどの大規模なデザインにとって重要です。
Optimize multi-corner timingオプションをオンにすると、デザインが最適化され、タイミング要件がすべてのタイミングプロセスのコーナーおよび動作条件で満たされます。したがって、このオプションをオンにすると、より堅牢なデザイン実装をPVTのバリエーション全体で作成するのに役立ちます。
タイミング・アナライザー .sdc 制約ファイルでは、次の推奨される制約をデザインに適用してください。