ドキュメント目次
1. 概要 2. Avalon® -ST Multi-Channel Shared Memory FIFOコア 3. Avalon® -STシングルクロックFIFOコアおよびデュアルクロックFIFOコア 4. Avalon® -STシリアル・ペリフェラル・インターフェイス・コア 5. SPIコア 6. SPI Slave to Avalon® Master Bridgeコア/JTAG to Avalon® Master Bridgeコア 7. インテル eSPIスレーブコア 8. eSPI to LPCブリッジコア 9. イーサネットMDIOコア 10. インテルFPGA 16550互換UARTコア 11. UARTコア 12. JTAG UARTコア 13. インテル FPGA Avalon® Mailboxコア 14. インテル FPGA Avalon® ミューテックス・コア 15. インテル FPGA Avalon® I2C (Master) コア 16. インテル FPGA I2C Slave to Avalon® -MM Master Bridgeコア 17. インテルFPGA Avalon® コンパクト・フラッシュ・コア 18. EPCS/EPCQAシリアル・フラッシュ・コントローラー・コア 19. インテルFPGAシリアル・フラッシュ・コントローラー・コア 20. インテルFPGAシリアル・フラッシュ・コントローラーIIコア 21. インテルFPGA汎用クアッドSPIコントローラー・コア 22. インテルFPGA汎用クアッドSPIコントローラーIIコア 23. インターバル・タイマー・コア 24. インテルFPGA Avalon FIFOメモリーコア 25. オンチップメモリー (RAMおよびROM) コア 26. Optrex 16207 LCDコントローラー・コア 27. PIOコア 28. PLLコア 29. DMAコントローラー・コア 30. Modular Scatter-Gather DMAコア 31. Scatter-Gather DMAコントローラー・コア 32. SDRAMコントローラー・コア 33. トライステートSDRAMコア 34. Video Sync GeneratorコアとPixel Converterコア 35. インテル FPGA Interrupt Latency Counterコア 36. パフォーマンス・カウンター・ユニット・コア 37. ベクトル割り込みコントローラー・コア 38. Avalon® -STデータ・パターン・ジェネレーター・コアとデータ・パターン・チェッカー・コア 39. Avalon® -STテスト・パターン・ジェネレーター・コアとテスト・パターン・チェッカー・コア 40. システムIDペリフェラル・コア 41. Avalon® Packets to Transactions Converterコア 42. Avalon® -STマルチプレクサー・コアとデマルチプレクサー・コア 43. Avalon® -ST Bytes to Packets ConverterコアとPackets to Bytes Converterコア 44. Avalon® -ST Delayコア 45. Avalon® -STラウンド・ロビン・スケジューラー・コア 46. Avalon® -ST Splitterコア 47. Avalon® -MM DDR Memory Half Rate Bridgeコア 48. インテル FPGA GMII to RGMIIコンバーター・コア 49. インテル FPGA MII to RMIIコンバーター・コア 50. インテルFPGA HPS GMII to TSE 1000BASE-X/SGMII PCSブリッジコア 51. インテル FPGA HPS EMAC to Multi-rate PHY GMIIアダプターコア 52. インテル FPGA MSI to GICジェネレーター・コア

23.3.4. タイマーをウォッチドッグ・タイマーとしてコンフィグレーション

コアをコンフィグレーションしてウォッチドッグとして使用するには、MegaWizardインターフェイスで、Preset ConfigurationsリストからWatchdogを選択します。もしくは、次の設定を選択します。
  • Timeout Periodを目的の「ウォッチドッグ」周期に設定します。
  • Writeable periodをオフにします。
  • Readable snapshotをオフにします。
  • Start/Stop control bitsをオフにします。
  • Timeout pulseをオフにします。
  • System reset on timeout (watchdog) をオンにします。

    ウォッチドッグ・タイマーのウェイクアップ (リセットの終了) が停止します。プロセッサーはその後、controlレジスターのSTARTビットに1を書き込むことでタイマーを開始します。一度開始すると、タイマーを停止することはできません。内部カウンターが0に達すると、ウォッチドッグ・タイマーはresetrequest出力でパルスを生成することにより、システムをリセットします。resetrequestパルスは、着信リセット信号がパルスをデアサートする前に2サイクル間維持されます。無期限のresetrequestパルスを防ぐには、resetrequest信号をタイマーのリセット入力に接続する必要があります。

    システムがリセットされないようにするには、プロセッサーで定期的にタイマーのカウントダウン値をリセットする必要があります。これは、周期レジスターの1つを書き込むことによって行います (書き込まれる値は無視されます)。ソフトウェアが正常に実行を停止したなどの理由でプロセッサーがタイマーにアクセスできない場合、ウォッチドッグ・タイマーはシステムをリセットし、システムを定義された状態に戻します。