Nios II Gen2 プロセッサー・リファレンス・ガイド

ダウンロード PDF
ID 683836
日付 10/28/2016
Public
ドキュメント目次
ドキュメント目次 x
1. 概要 2. プロセッサー・アーキテクチャー 3. ソフトウェア・プログラミング・モデル 4. Nios II Gen2 プロセッサーのインスタンス化 5. Nios II コア実装の詳細 6. Nios II プロセッサーのリビジョン履歴 7. アプリケーション・バイナリー・インターフェイス 8. 命令セット・リファレンス
1. 概要 x
1.1. Nios II プロセッサー・システムの基礎知識 1.2. Nios II プロセッサーの使用にあたって 1.3. Nios II プロセッサー・デザインのカスタマイズ 1.4. コンフィグレーション可能なソフト・プロセッサー・コアの概念 1.5. OpenCore Plus 評価機能 1.6. 改訂履歴
1.4. コンフィグレーション可能なソフト・プロセッサー・コアの概念 x
1.4.1. コンフィグレーション可能なソフト・プロセッサー・コア 1.4.2. 柔軟なペリフェラル・セットおよびアドレスマップ 1.4.3. 自動システム生成
1.4.2. 柔軟なペリフェラル・セットおよびアドレスマップ x
1.4.2.1. 標準ペリフェラル 1.4.2.2. カスタム・コンポーネント 1.4.2.3. カスタム命令
2. プロセッサー・アーキテクチャー x
2.1. プロセッサーの実装 2.2. レジスターファイル 2.3. 算術論理ユニット 2.4. リセットおよびデバッグ信号 2.5. 例外コントローラーおよび割り込みコントローラー 2.6. メモリーおよび I/O の構成 2.7. JTAG デバッグモジュール 2.8. 改訂履歴
2.3. 算術論理ユニット x
2.3.1. 未実装命令 2.3.2. カスタム命令 2.3.3. 浮動小数点命令
2.3.3. 浮動小数点命令 x
2.3.3.1. Floating Point Custom Instruction 2 コンポーネント 2.3.3.2. Floating Point Custom Instruction コンポーネント
2.5. 例外コントローラーおよび割り込みコントローラー x
2.5.1. 例外コントローラー 2.5.2. EIC インターフェイス 2.5.3. 内部割り込みコントローラー
2.6. メモリーおよび I/O の構成 x
2.6.1. 命令バスおよびデータバス 2.6.2. キャッシュメモリー 2.6.3. 密結合メモリー 2.6.4. アドレスマップ 2.6.5. メモリー管理ユニット 2.6.6. メモリー保護ユニット
2.6.1. 命令バスおよびデータバス x
2.6.1.1. メモリーアクセスおよびペリフェラルアクセス 2.6.1.2. 命令マスターポート 2.6.1.3. 命令マスターポート 2.6.1.4. 命令およびデータ用の共有メモリー
2.6.2. キャッシュメモリー x
2.6.2.1. コンフィグレーション可能なキャッシュ・メモリー・オプション 2.6.2.2. キャッシュメモリーの効果的な使用法 2.6.2.3. キャッシュバイパス方法
2.6.2.3. キャッシュバイパス方法 x
2.6.2.3.1. I/O ロードおよびストアー命令手法 2.6.2.3.2. ビット 31 のキャッシュバイパス手法 2.6.2.3.3. ペリフェラル領域
2.6.3. 密結合メモリー x
2.6.3.1. 密結合メモリーへのアクセス 2.6.3.2. 密結合メモリーの効果的な使用
2.7. JTAG デバッグモジュール x
2.7.1. JTAG ターゲット接続 2.7.2. ダウンロードおよび実行ソフトウェア 2.7.3. ソフトウェア・ブレークポイント 2.7.4. ハードウェア・ブレークポイント 2.7.5. ハードウェア・トリガー 2.7.6. トレース・キャプチャー
2.7.5. ハードウェア・トリガー x
2.7.5.1. アーム付きトリガー 2.7.5.2. 値の範囲でのトリガー
2.7.6. トレース・キャプチャー x
2.7.6.1. 実行 vs データトレース 2.7.6.2. トレースフレーム
3. ソフトウェア・プログラミング・モデル x
3.1. 動作モード 3.2. メモリー管理ユニット 3.3. メモリー保護ユニット 3.4. レジスター 3.5. MPU の機能 3.6. ECC の機能 3.7. 例外処理 3.8. メモリーおよびペリフェラル・アクセス 3.9. 命令セットのカテゴリー 3.10. 改訂履歴
3.1. 動作モード x
3.1.1. スーパーバイザー・モード 3.1.2. ユーザーモード
3.2. メモリー管理ユニット x
3.2.1. 推奨される使用法 3.2.2. メモリー管理 3.2.3. アドレス空間およびメモリー・パーティション 3.2.4. TLB 構成 3.2.5. TLB ルックアップ
3.2.2. メモリー管理 x
3.2.2.1. 仮想アドレッシング 3.2.2.2. メモリー保護
3.2.3. アドレス空間およびメモリー・パーティション x
3.2.3.1. 仮想メモリーアドレス空間 3.2.3.2. 物理メモリーアドレス空間 3.2.3.3. データ・キャッシャビリティー
3.3. メモリー保護ユニット x
3.3.1. メモリー領域 3.3.2. オーバラップ領域 3.3.3. MPU の有効化
3.3.1. メモリー領域 x
3.3.1.1. ベースアドレス 3.3.1.2. 領域タイプ 3.3.1.3. 領域インデックス 3.3.1.4. 領域サイズまたは上位アドレス制限 3.3.1.5. アクセス許可 3.3.1.6. デフォルト・キャッシャビリティー
3.4. レジスター x
3.4.1. 汎用レジスター 3.4.2. コントロール・レジスター 3.4.3. シャドー・レジスター・セット
3.4.2. コントロール・レジスター x
3.4.2.1. status レジスター 3.4.2.2. estatus レジスター 3.4.2.3. bstatus レジスター 3.4.2.4. ienable レジスター 3.4.2.5. ipending レジスター 3.4.2.6. cpuid レジスター 3.4.2.7. exception レジスター 3.4.2.8. pteaddr レジスター 3.4.2.9. tlbacc レジスター 3.4.2.10. tlbmisc レジスター 3.4.2.11. badaddr レジスター 3.4.2.12. config レジスター 3.4.2.13. mpubase レジスター 3.4.2.14. mpuacc レジスター
3.4.2.10. tlbmisc レジスター x
3.4.2.10.1. RD フラグ 3.4.2.10.2. WE フラグ 3.4.2.10.3. WAY フィールド 3.4.2.10.4. PID フィールド 3.4.2.10.5. DBL フラグ 3.4.2.10.6. BAD フラグ 3.4.2.10.7. PERM フラグ 3.4.2.10.8. D フラグ
3.4.2.14. mpuacc レジスター x
3.4.2.14.1. MASK フィールド 3.4.2.14.2. LIMIT フィールド 3.4.2.14.3. C フラグ 3.4.2.14.4. MT フラグ 3.4.2.14.5. PERM フィールド 3.4.2.14.6. RD フラグ 3.4.2.14.7. WR フラグ 3.4.2.14.8. eccinj レジスター
3.4.3. シャドー・レジスター・セット x
3.4.3.1. sstatus レジスター 3.4.3.2. シャドー・レジスター・セットの初期化
3.4.3.1. sstatus レジスター x
3.4.3.1.1. レジスターセットの変更 3.4.3.1.2. スタック・レジスターセットおよびシャドー・レジスター・セット
3.5. MPU の機能 x
3.5.1. MPU 領域の読み出しおよび書き込み動作 3.5.2. MPU の初期化 3.5.3. デバッガーアクセス
3.6. ECC の機能 x
3.6.1. ECC の有効化 3.6.2. ECC エラーの処理 3.6.3. ECC エラーの注入
3.6.1. ECC の有効化 x
3.6.1.1. ECC の無効化
3.6.3. ECC エラーの注入 x
3.6.3.1. 命令キャッシュタグ RAM 3.6.3.2. 命令キャッシュデータ RAM 3.6.3.3. ITCM 3.6.3.4. レジスターファイル RAM ブロック 3.6.3.5. データ・キャッシュ・タグ RAM 3.6.3.6. データキャッシュ・データ RAM ( クリーンライン ) 3.6.3.7. データキャッシュ・データ RAM ( ダーティーライン ) 3.6.3.8. データキャッシュ・ビクティム・ライン・バッファー RAM 3.6.3.9. DTCM 3.6.3.10. MMU TLB RAM
3.7. 例外処理 x
3.7.1. 用語 3.7.2. 例外の概要 3.7.3. 例外レイテンシー 3.7.4. 例外のリセット 3.7.5. ブレーク例外 3.7.6. 割り込み例外 3.7.7. 命令関連の例外 3.7.8. その他の例外 3.7.9. 例外処理フロー 3.7.10. 割り込みおよび命令関連の例外の原因の特定 3.7.11. ネスト式例外の処理 3.7.12. マスク不能割り込みの処理 3.7.13. 例外のマスク化と無効化
3.7.3. 例外レイテンシー x
3.7.3.1. 割り込みレイテンシー
3.7.5. ブレーク例外 x
3.7.5.1. ブレークの処理 3.7.5.2. レジスター使用法について 3.7.5.3. ブレークからの復帰
3.7.6. 割り込み例外 x
3.7.6.1. 外部割り込みコントローラー・インターフェイス 3.7.6.2. 内部割り込みコントローラー
3.7.6.1. 外部割り込みコントローラー・インターフェイス x
3.7.6.1.1. 要求されるハンドラーアドレス 3.7.6.1.2. 要求される割り込みレベル (RIL) 3.7.6.1.3. 要求されるレジスターセット 3.7.6.1.4. 要求される NMI モード 3.7.6.1.5. シャドー・レジスター・セット
3.7.7. 命令関連の例外 x
3.7.7.1. トラップ命令 3.7.7.2. ブレーク命令 3.7.7.3. 未実装命令 3.7.7.4. 不正命令 3.7.7.5. スーパーバイザー専用命令 3.7.7.6. スーパーバイザー専用命令アドレス 3.7.7.7. スーパーバイザー専用データアドレス 3.7.7.8. ミスアライメント・データアドレス 3.7.7.9. ミスアライメント・デスティネーション・アドレス 3.7.7.10. 除算エラー 3.7.7.11. 高速 TLB ミス 3.7.7.12. ダブル TLB ミス 3.7.7.13. TLB 許可違反 3.7.7.14. MPU 領域違反
3.7.9. 例外処理フロー x
3.7.9.1. 一般的な例外処理 3.7.9.2. EIC インターフェイスによる例外フロー 3.7.9.3. 内部割り込みコントローラーでの例外フロー 3.7.9.4. 例外とプロセッサー・ステータス
3.7.10. 割り込みおよび命令関連の例外の原因の特定 x
3.7.10.1. Nios II/f 例外の概要 3.7.10.2. Nios II/e の例外処理
3.7.11. ネスト式例外の処理 x
3.7.11.1. 内部割り込みコントローラーによるネスト式例外 3.7.11.2. 外部割り込みコントローラーによるネスト式例外
3.7.13. 例外のマスク化と無効化 x
3.7.13.1. マスク可能割り込みの無効化 3.7.13.2. 外部割り込みコントローラーを使用した割り込みのマスク化 3.7.13.3. 内部割り込みコントローラーを使用した割り込みのマスク化 3.7.13.4. 割り込みおよび命令関連の例外からの戻り値
3.7.13.4. 割り込みおよび命令関連の例外からの戻り値 x
3.7.13.4.1. 戻りアドレスの考慮事項
3.8. メモリーおよびペリフェラル・アクセス x
3.8.1. キャッシュメモリー
3.8.1. キャッシュメモリー x
3.8.1.1. 仮想アドレス・エイリアシング
3.9. 命令セットのカテゴリー x
3.9.1. データ転送命令 3.9.2. 算術命令および論理命令 3.9.3. 移動命令 3.9.4. 比較命令 3.9.5. シフト命令およびローティト命令 3.9.6. プログラム制御命令 3.9.7. その他の制御命令 3.9.8. カスタム命令 3.9.9. 無演算命令 3.9.10. 未実装の可能性がある命令
4. Nios II Gen2 プロセッサーのインスタンス化 x
4.1. Nios II Gen2 の Main タブ 4.2. Vectors タブ 4.3. Caches and Memory Interfaces タブ 4.4. Arithmetic Instructions タブ 4.5. MMU and MPU Settings タブ 4.6. JTAG Debug タブ 4.7. Advanced Features タブ 4.8. Quartus Prime IP ファイル 4.9. 改訂履歴
4.2. Vectors タブ x
4.2.1. リセットベクター 4.2.2. 例外ベクター 4.2.3. 高速 TLB ミス例外ベクター
4.3. Caches and Memory Interfaces タブ x
4.3.1. 命令キャッシュ 4.3.2. ブラッシュ・アクセラレーター 4.3.3. データキャッシュ 4.3.4. 密結合メモリー 4.3.5. ペリフェラル領域
4.4. Arithmetic Instructions タブ x
4.4.1. 演算命令 4.4.2. 演算実装
4.5. MMU and MPU Settings タブ x
4.5.1. MMU 4.5.2. MPU
4.7. Advanced Features タブ x
4.7.1. ECC 4.7.2. 割り込みコントローラーのインターフェイス 4.7.3. シャドー・レジスター・セット 4.7.4. リセット信号 4.7.5. CPU ID コントロール・レジスター値 4.7.6. トレースファイルの生成 4.7.7. 例外チェック 4.7.8. 分岐予測 4.7.9. RAM メモリー保護
5. Nios II コア実装の詳細 x
5.1. デバイスファミリー・サポート 5.2. Nios II/f コア 5.3. Nios II/e コア 5.4. 改訂履歴
5.2. Nios II/f コア x
5.2.1. 概要 5.2.2. 算術論理ユニット 5.2.3. メモリーアクセス 5.2.4. 密結合メモリー 5.2.5. メモリー管理ユニット 5.2.6. メモリー保護ユニット 5.2.7. 例外パイプライン 5.2.8. 命令のパフォーマンス 5.2.9. 例外処理 5.2.10. ECC 5.2.11. JTAG デバッグモジュール
5.2.2. 算術論理ユニット x
5.2.2.1. 乗算および除算の性能 5.2.2.2. シフト・パフォーマンスおよびローティト・パフォーマンス
5.2.3. メモリーアクセス x
5.2.3.1. 命令マスターポートおよびデータマスター・ポート 5.2.3.2. 命令キャッシュおよびデータキャッシュ
5.2.3.2. 命令キャッシュおよびデータキャッシュ x
5.2.3.2.1. 命令キャッシュ 5.2.3.2.2. データキャッシュ 5.2.3.2.3. バースト
5.2.5. メモリー管理ユニット x
5.2.5.1. マクロ変換索引バッファー
5.2.7. 例外パイプライン x
5.2.7.1. パイプラインのストール 5.2.7.2. 分岐予測
5.2.9. 例外処理 x
5.2.9.1. 外部割り込みコントローラー・インターフェイス
5.3. Nios II/e コア x
5.3.1. 概要 5.3.2. 算術論理ユニット 5.3.3. メモリーアクセス 5.3.4. 命令実行ステージ 5.3.5. 命令のパフォーマンス 5.3.6. 例外処理 5.3.7. JTAG デバッグモジュール
6. Nios II プロセッサーのリビジョン履歴 x
6.1. Nios II のバージョン 6.2. アーキテクチャー・リビジョン 6.3. コア・リビジョン 6.4. JTAG デバッグモジュール・リビジョン 6.5. 改訂履歴
6.3. コア・リビジョン x
6.3.1. Nios II/f コア 6.3.2. Nios II/e コア
7. アプリケーション・バイナリー・インターフェイス x
7.1. データ型 7.2. メモリー・アライメント 7.3. レジスター使用率 7.4. スタック 7.5. 引数と戻り値 7.6. DWARF-2 定義 7.7. オブジェクト・ファイル 7.8. 再配置 7.9. Linux システム用 ABI 7.10. 改訂履歴
7.4. スタック x
7.4.1. フレームポインターの消去 7.4.2. 保存されたレジスターの呼び出し 7.4.3. スタックのその他の例 7.4.4. 関数プロローグ
7.4.3. スタックのその他の例 x
7.4.3.1. alloca() を持つ関数のスタックフレーム 7.4.3.2. スタックポインター、フレームポインター、および現在のフレーム 7.4.3.3. 値渡しの構造を持つ関数のスタックフレーム
7.4.4. 関数プロローグ x
7.4.4.1. プロローグ・バリエーション
7.5. 引数と戻り値 x
7.5.1. 引数 7.5.2. 戻り値
7.9. Linux システム用 ABI x
7.9.1. Linux ツールチェーンの再配置情報 7.9.2. Linux 関数コール 7.9.3. Linux オペレーション・システムコール・インターフェイス 7.9.4. Linux プロセスの初期化 7.9.5. Linux 位置独立コード 7.9.6. Linux プログラムのロードおよび動的リンク 7.9.7. Linux 規定 7.9.8. 開発環境
7.9.1. Linux ツールチェーンの再配置情報 x
7.9.1.1. コピー再配置 7.9.1.2. ジャンプスロット再配置 7.9.1.3. スレッドローカル・ストレージ
7.9.6. Linux プログラムのロードおよび動的リンク x
7.9.6.1. グローバル・オフセット・テーブル 7.9.6.2. 関数アドレス 7.9.6.3. プロシージャー・リンケージ・テーブル 7.9.6.4. Linux プログラム・インタープリター 7.9.6.5. Linux 初期化および Termination 関数
7.9.7. Linux 規定 x
7.9.7.1. システムコール 7.9.7.2. ユーザー空間のブレークポイント 7.9.7.3. アトミック操作 7.9.7.4. プロセッサー要件
8. 命令セット・リファレンス x
8.1. ワード形式 8.2. 命令オペコード 8.3. アセンブラーの擬似命令 8.4. アセンブラー・マクロ 8.5. 命令セット・リファレンス 8.6. 改訂履歴
8.1. ワード形式 x
8.1.1. I 型 8.1.2. R 型 8.1.3. J 型
8.5. 命令セット・リファレンス x
8.5.1. add 8.5.2. addi 8.5.3. and 8.5.4. andhi 8.5.5. andi 8.5.6. beq 8.5.7. bge 8.5.8. bgeu 8.5.9. bgt 8.5.10. bgtu 8.5.11. ble 8.5.12. bleu 8.5.13. blt 8.5.14. bltu 8.5.15. bne 8.5.16. br 8.5.17. break 8.5.18. bret 8.5.19. call 8.5.20. callr 8.5.21. cmpeq 8.5.22. cmpeqi 8.5.23. cmpge 8.5.24. cmpgei 8.5.25. cmpgeu 8.5.26. cmpgeui 8.5.27. cmpgt 8.5.28. cmpgti 8.5.29. cmpgtu 8.5.30. cmpgtui 8.5.31. cmple 8.5.32. cmplei 8.5.33. cmpleu 8.5.34. cmpleui 8.5.35. cmplt 8.5.36. cmplti 8.5.37. cmpltu 8.5.38. cmpltui 8.5.39. cmpne 8.5.40. cmpnei 8.5.41. custom 8.5.42. div 8.5.43. divu 8.5.44. eret 8.5.45. flushd 8.5.46. flushda 8.5.47. flushi 8.5.48. flushp 8.5.49. initd 8.5.50. initda 8.5.51. initi 8.5.52. jmp 8.5.53. jmpi 8.5.54. ldb / ldbio 8.5.55. ldbu / ldbuio 8.5.56. ldh / ldhio 8.5.57. ldhu / ldhuio 8.5.58. ldw / ldwio 8.5.59. mov 8.5.60. movhi 8.5.61. movi 8.5.62. movia 8.5.63. movui 8.5.64. mul 8.5.65. muli 8.5.66. mulxss 8.5.67. mulxsu 8.5.68. mulxuu 8.5.69. nextpc 8.5.70. nop 8.5.71. nor 8.5.72. or 8.5.73. orhi 8.5.74. ori 8.5.75. rdctl 8.5.76. rdprs 8.5.77. ret 8.5.78. rol 8.5.79. roli 8.5.80. ror 8.5.81. sll 8.5.82. slli 8.5.83. sra 8.5.84. srai 8.5.85. srl 8.5.86. srli 8.5.87. stb / stbio l 8.5.88. sth / sthio 8.5.89. stw / stwio 8.5.90. sub 8.5.91. subi 8.5.92. sync 8.5.93. trap 8.5.94. wrctl 8.5.95. wrprs 8.5.96. xor 8.5.97. xorhi 8.5.98. xori
1. 概要
2. プロセッサー・アーキテクチャー
3. ソフトウェア・プログラミング・モデル
4. Nios II Gen2 プロセッサーのインスタンス化
5. Nios II コア実装の詳細
6. Nios II プロセッサーのリビジョン履歴
7. アプリケーション・バイナリー・インターフェイス
8. 命令セット・リファレンス

8.5.46. flushda

命令 データ・キャッシュ・アドレスのフラッシュ
演算

現在キャッシングしているアドレス rA + σ(IMM16) のデータ・キャッシュ・ラインをフラッシュする
アセンブラー構文

flushda IMM16(rA)

例

flushda -100(r6)

説明

Nios II プロセッサーが直接マッピングされているデータキャッシュを実装している場合、flushdaはラインがダーティーであれば指定されたアドレスにマップされているデータ・キャッシュ・ラインをメモリーに書き戻し、データ・キャッシュ・ラインをクリアーする。flushdとは異なり、flushdaはアドレス指定されたデータが現在のキャッシュがある場合にのみ、ダーティーデータをメモリーに書き戻す。このプロセス配下のステップで行われる。

  • rA と符号付き 16 ビット即値の和で指定された実効アドレスを計算する。
  • 計算された有効アドレスに関連付けられたデータ・キャッシュ・ラインを特定する。各データキャッシュの有効アドレスは、tagフィールドとlineフィールドを含んでいる。ラインを特定する場合、flushdaはtagフィールドとlineフィールドの両方を使用する。
  • cash line タグの有効アドレスとの比較をスキップし、アドレス指定されたデータが現在キャッシュされているかどうかを判断する。tagが不一致の場合は有効アドレスが現在キャッシュされていないため、命令を何も実行しない。
  • データ・キャッシュ・ラインがダーティーでtagフィールドが一致する場合、ラインをメモリーに書き戻す。キャッシュラインの 1 つ以上のワードがプロセッサーで変更される場合はキャッシュラインはダーティーだが、まだメモリーに書き込まれていない。
  • ラインの有効ビットをクリアーする。

    Nios II プロセッサー・コアにデータキャッシュがない場合はflushda命令は何も実行しない。

使用法

アドレス指定されたメモリー位置がキャッシュにない場合にのみ、flushdaを使用してダーティーラインをメモリーに書き戻し、キャッシュラインをフラッシュする。対照的に、他のキャッシュクリアー・オプションについては、「flushd のデータ・キャッシュ・アドレスのフラッシュ」、「initd のデータ・キャッシュ・ラインの初期化」、および「initda のデータ・キャッシュ・アドレスの初期化」を参照。

Nios II データキャッシュについて詳しくは、「Nios II ソフトウェア開発ハンドブック」の「キャッシュおよび密結合メモリー」の章を参照。

例外

スーパーバイザー専用データアドレス

高速 TLB ミス ( データ )

ダブル TLB ミス ( データ )

MPU 領域違反 ( データ )
命令型

I
命令フィールド

A = オペランド rA のレジスター・インデックス

IMM16 = 16 ビットの符号付き即値

ビットフィールド
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
A 0 IMM16
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
IMM16 0x1b
関連情報
レベル 2 の表題