Nios® V プロセッサー・ソフトウェア開発者ハンドブック

ID 743810
日付 7/08/2024
Public
ドキュメント目次

9.7.1. 例外処理システムの構造

例外処理システムは、次のコンポーネントから構成されています。
  • 一般的な例外ファネル
  • ハードウェア割り込みファネル
    • ハードウェア割り込みを生成する各ペリフェラルの ISR
  • ソフトウェア例外ファネル
  • ソフトウェア割り込みハンドラー
  • タイマー割り込みハンドラー

IIC では、単一のハードウェア割り込みファネルが存在します。このファネルは、プロセッサーのコンテキスト・スイッチと RTOS オーバーヘッド (存在する場合) を管理します。ファネルはまた、IRQ のソースを特定し、正しい ISR をディスパッチします。

IIC では、 Nios® V プロセッサーが例外を生成すると、一般的な例外ファネルが制御を受け取ります。例外タイプに基づいて、一般例外ファネルは、ソフトウェア例外ファネル、ハードウェア割り込みファネル、またはそれぞれの割り込みハンドラーに制御を渡します。ハードウェア割り込みファネルは、1 つ以上の ISR に制御を渡します。

例外が発生するたびに、例外処理システムはハードウェア割り込みが他の割り込みよりも優先度が高い状態で、ソフトウェア例外または割り込みのいずれかを処理します。HAL IIC サポートにはネストされた例外は含まれませんが、コンテキスト・スイッチごとに複数のハードウェア割り込みを処理できます。