Nios® V プロセッサー・ソフトウェア開発者ハンドブック

ID 743810
日付 7/08/2024
Public
ドキュメント目次

15.2.2.3. メモリー・マップド・スレーブの情報

表 51.  Avalon メモリー・マップド・スレーブ情報 — set_interface_assignment による割り当て
コンフィグレーション名 種類 デフォルト 説明
isMemoryDevice ブール値 0 スレーブポートは、メモリーデバイスへのアクセスを提供します。 インテル® ® FPGA オンチップメモリー・ コンポーネント、DDR コントローラー、Quad Serial Peripheral Interface (QSPI) フラッシュ・デバイス・コントローラー
isPrintableDevice ブール値 0 スレーブポートは、キャラクター・ベースのデバイスへのアクセスを提供します。 インテル® FPGA UART、インテル FPGA JTAG UART
isTimerDevice ブール値 0 スレーブポートは、タイマーデバイスへのアクセスを提供します。 インテル® FPGA タイマー
isEthernetMacDevice ブール値 0 スレーブポートは、イーサネット・メディア・アクセス・コントロール (MAC) へのアクセスを提供します。 インテル® FPGA トリプル・スピード・イーサネット
isNonVolatileStorage ブール値 0 メモリーデバイスは不揮発性メモリーデバイスです。不揮発性メモリーデバイスの内容は固定され、常に存在します。通常の操作では、このメモリーからの読み取りのみが可能です。このプロパティが true の場合は、isMemoryDevice も true に設定する必要があります。 QSPI フラッシュデバイス、ROM としてコンフィグレーションされたオンチップ FPGA メモリー
isFlash ブール値 0 メモリーデバイスはフラッシュ・メモリー・デバイスです。isFlash が true の場合、isMemoryDeviceisNonVolatileStorage も true に設定する必要があります。 QSPI フラッシュデバイス
affectsTransactionsOnMasters 文字列 empty

string

スペースで区切られたマスター名のリストです (例: m1 m2)。スレーブポートがコンポーネント内の Avalon-MM コントロール・レジスターへのアクセスを提供する場合に使用されます。コントロール・レジスターは、指定されたマスターポートでの制御転送を登録します。

スレーブポートは、リストされたコンポーネントのマスターポートの制御レジスターをコンフィグレーションできます。このスレーブポートのアドレス空間は、指定されたマスターポートのアドレス空間でコンフィグレーションされます。

Nios® Vエンベデッド・ソフトウェア・ツールは、この情報を使用して、これらのマスターポートのアドレス空間を記述する #define ディレクティブを生成します。

インテル® FPGA ダイレクト・メモリー・アクセス (DMA)、モジュラー・スキャッター・ギャザー DMA