インテルのみ表示可能 — GUID: zmj1716985058617
Ixiasoft
1. Nios® Vエンベデッド・プロセッサーについて
2. Quartus® Prime開発ソフトウェアおよびプラットフォーム・デザイナーでの Nios® Vプロセッサー・ハードウェア・システム・デザイン
3. Nios® Vプロセッサーのソフトウェア・システム・デザイン
4. Nios® Vプロセッサーのコンフィグレーションとブート・ソリューション
5. Nios® Vプロセッサー: MicroC/TCP-IPスタックの使用
6. Nios® Vプロセッサーのデバッグ、検証、およびシミュレーション
7. Nios® Vプロセッサー: リモート・システム・アップデート
8. Nios® Vプロセッサー: カスタム命令の使用
9. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックのアーカイブ
10. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックの改訂履歴
インテルのみ表示可能 — GUID: zmj1716985058617
Ixiasoft
6.2.3.2.3.3. その他のトリガー条件
Signal Tapロジック・アナライザーを使用すると、単一信号の立ち上がりエッジなどの非常に単純なものから、信号グループ、追加ロジック、複数の条件を含む非常に複雑なものまで、さまざまなトリガー条件を定義することができます。
基本的なトリガー条件とパワーアップ・トリガー条件に加えて、Signal Tapロジック・アナライザーでは、次のトリガー条件をサポートします。
- ネストされているトリガー条件
- 比較トリガー条件
- 高度なトリガー条件
- カスタムトリガーHDLオブジェクト
- 外部トリガー
- シーケンシャル・トリガー
- 状態ベースのトリガー
関連情報