インテルのみ表示可能 — GUID: qua1638455489050
Ixiasoft
1. Nios® Vエンベデッド・プロセッサーについて
2. Quartus® Prime開発ソフトウェアおよびプラットフォーム・デザイナーでの Nios® Vプロセッサー・ハードウェア・システム・デザイン
3. Nios® Vプロセッサーのソフトウェア・システム・デザイン
4. Nios® Vプロセッサーのコンフィグレーションとブート・ソリューション
5. Nios® Vプロセッサー: MicroC/TCP-IPスタックの使用
6. Nios® Vプロセッサーのデバッグ、検証、およびシミュレーション
7. Nios® Vプロセッサー: リモート・システム・アップデート
8. Nios® Vプロセッサー: カスタム命令の使用
9. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックのアーカイブ
10. Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブックの改訂履歴
インテルのみ表示可能 — GUID: qua1638455489050
Ixiasoft
4.4.1. ブートフラッシュからの Nios® Vプロセッサー・アプリケーションのインプレース実行
インテルで設計している Generic Serial Flash Interface Intel FPGA IP では、システムリセット時に Nios® Vプロセッサーでブート・フラッシュ・アドレス空間にすぐにアクセスできるようになっています。メモリー・コントローラーやメモリーデバイスの初期化は必要ありません。そのため、 Nios® Vプロセッサーは、ブートデバイスに格納されているアプリケーション・コードを直接実行することができます。ブートコピアーを使用してコードを別のメモリータイプにコピーする必要はありません。
ブートフラッシュから Nios® Vプロセッサー・アプリケーションをインプレース実行する場合、BSP Editor は次の機能を実行します。
- .text リンカーセクションをブート・フラッシュメモリー領域に設定
- .bss、.rodata、.rwdata、.stack、.heap リンカーセクションをRAMメモリー領域に設定