Nios® Vエンベデッド・プロセッサー・デザイン・ハンドブック

ID 726952
日付 7/08/2024
Public
ドキュメント目次

2.1.1.1.1. Use Reset Requestタブ

表 2.  Use Reset Requestタブのパラメーター
Use Reset Requestタブ 詳細
Add Reset Request Interface
  • このオプションを有効にすると、ローカル・リセット・ポートが公開されます。ローカルマスターはこれを使用して、 Nios® Vプロセッサー・システムの他のコンポーネントに影響することなく、 Nios® Vプロセッサーのリセットをトリガーすることができます。
  • リセット・インターフェイスは、resetreq 入力信号と ack 出力信号で構成されます。
  • Nios® Vプロセッサー・コアにリセットを要求するには、resetreq 信号をアサートします。
  • resetreq 信号のアサートは、プロセッサーが ack 信号をアサートするまで維持する必要があります。信号のアサートが維持されない場合、プロセッサーは非決定的な状態になる可能性があります。
  • デバッグモードで resetreq 信号をアサートしても、プロセッサーの状態には影響しません。
  • Nios® Vプロセッサーは、ack 信号をアサートすることで応答し、リセットの成功を示します。
  • プロセッサーが正常にリセットされたら、ack 信号のアサートは、resetreq 信号がデアサートされるまで定期的に複数回発生する場合があります。