インテル® Stratix® 10 LタイルおよびHタイル・トランシーバーPHYユーザーガイド

ID 683621
日付 3/03/2020
Public
ドキュメント目次

5.3.2.6. バイト・デシリアライザー

バイト・デシリアライザーは、トランシーバーがFPGAファブリックでサポートされているデータレートよりも高いデータレートで動作することを可能にします。バイト・デシリアライザーは、選択されたデシリアライゼーション・モードに応じてデータ幅を2倍または4倍に乗算し、リカバリーデータをデシリアライズします。バイト・デシリアライザーは、FPGAファブリック・インターフェイス周波数の上限を超えていないデザインのオプションです。また、バイト・デシリアライザーはネイティブPHYコアでディスエーブルすることによってバイパスすることができます。なお、バイト・デシリアライザーは、ディスエーブル、Deserialize x2、およびDeserialize x4モードで動作します。

図 213. バイト・デシリアライザーのブロック図