インテル® Stratix® 10 LタイルおよびHタイル・トランシーバーPHYユーザーガイド

ID 683621
日付 3/03/2020
Public
ドキュメント目次

6.6.1. チャネル・リコンフィグレーション

  1. バックグラウンド・キャリブレーションをイネーブルしている場合は、チャネル・オフセット・アドレス0x542 [0]を0x0に設定してディスエーブルします。
    0x542 [0] = 0x0、0x481 [2] = 0x0、または reconfig_waitrequest がLowになった場合は、正常にディスエーブルしています。
  2. Pause Traffic: 必要なチャネルリセットをアサートします (必要な場合)。どのリセットをアサートする必要があるかの詳細については、ダイナミック・リコンフィグレーションにおける推奨事項の項を参照してください。データレートまたはプロトコルモード間でリコンフィグレーションする場合、またはPRBSをイネーブル/ディスエーブルする場合は、チャネルをリセットします。
  3. Modify: ダイレクト・リコンフィグレーション・フローNative PHYまたはPLLのIPガイド・リコンフィグレーション・フロー、および特殊なケースでのリコンフィグレーション・フローに記載されたフローを使用して、必要なリコンフィグレーションを実行します。
  4. Re-align: リコンフィグレーションにデータレートまたはプロトコルモードの変更が含まれる場合は、リキャリブレーションを要求し、キャリブレーションが完了するのを待ちます。tx/rx/pll_cal_busy がデアサートされると、キャリブレーションが完了します。キャリブレーション・レジスターおよびリキャリブレーションを実行する手順の詳細については、キャリブレーションの章を参照してください。リコンフィグレーションした場合、以下を実行します。
    1. データレート変更用のTXシンプレックス・チャネル - チャネルTXをリキャリブレーションする必要があります。
    2. データレート変更用のRXシンプレックス・チャネル - チャネルRXをリキャリブレーションする必要があります。
    3. データレート変更用のデュプレックス・チャネル - チャネルRXをリキャリブレーションし、次にTXをリキャリブレーションする必要があります。
  5. Return Control: 必要なすべてのリコンフィグレーションを実行した後、オフセットアドレス0x000への0x01の直接書き込みでPreSICEへの内部コンフィグレーション・バス・アクセスを返します。チャネルのPMAアナログ・パラメーターをリコンフィグレーションする必要のある場合があります。詳細については、PMAアナログ・パラメーターの変更の項を参照してください。
  6. Resume Traffic: アナログリセットのデアサート後、デジタルリセットを行います。デアサートする必要のあるリセットの詳細については、「ダイナミック・リコンフィグレーションにおける推奨事項」を参照してください。
  7. 必要に応じて、チャネル・オフセット・アドレス0x542 [0]を0x1に設定して、バックグラウンド・キャリブレーションをイネーブルします。
    • バックグラウンド・キャリブレーション機能は、インテルQuartus Primeデザインスイート18.1以降のHタイル・プロダクション・デバイスで、およびデータレートが17.5 Gbps以上の場合のみ使用可能です。
    • 詳細は、バックグラウンド・キャリブレーションを参照してください。
注: オプションのリコンフィグレーション・ロジック・レジスターをイネーブルする場合、複数のIPブロックにわたる複数のリコンフィグレーション・インターフェイスをマージすること (シンプレックスTX/RXの独立したインスタンスを物理的に同じ位置にマージすること、または別のCMU PLLおよびTXチャネルを物理的に同じ位置にマージすること) はできません。