インテル® Stratix® 10 LタイルおよびHタイル・トランシーバーPHYユーザーガイド

ID 683621
日付 3/03/2020
Public
ドキュメント目次

3.3.4. GXTクロック・ネットワーク

ATX PLLはGXT Clock Networkにアクセスできます。クロック・ネットワークにより、単一のATX PLLは、Hタイルではノンボンディング・モードで最大6つのGXTチャネルを駆動し、Lタイルではノンボンディング・モードで最大4つのGXTチャネルを駆動できます。

  • 各ATX PLLには3:1マルチプレクサーがあり、2つの隣接するGXTチャネルを駆動するために、ATX PLLの上、またはATXPLLの下のいずれを選択するかを選択できます。
    • インテルQuartus Primeプロ・エディションは、ご自身のデザインに基づいて3:1マルチプレクサーを推測することはありません。代わりに、最大3つのATX PLLIPコアをインスタンス化する必要があります。1つのインスタンスはPLLとしてコンフィグレーションされ、他の2つのインスタンスには3:1マルチプレクサー・ドロップダウンが設定されており、隣接するGXTチャネルソースとして最初のATX PLLを選択します。
      • 追加のドロップダウンを使用して、プロジェクトで選択したデバイスに基づいてソースを選択します。
    • バンクの上部ATX PLLは、次のGXTチャネルを駆動できます。
      • バンクのチャネル0、1、3、4
      • 同じHタイルの上のバンクのチャネル0、1
    • バンクの下部のATX PLLは、次のGXTチャネルを駆動できます。
      • バンクのチャネル0、1、3、4
      • 同じHタイルの下のバンクのチャネル3、4
図 149. GXTチャネルを駆動するトランシーバー・バンクの上部ATX PLL

図 138 も参照してください。

図 150. GXTチャネルを駆動するトランシーバー・バンクの下部ATX PLL

図 138 も参照してください。