インテルのみ表示可能 — GUID: zva1484177654429
Ixiasoft
インテルのみ表示可能 — GUID: zva1484177654429
Ixiasoft
6.3.2. エンベデッド・リコンフィグレーション・ストリーマー
トランスミッターPLL IPの場合、リコンフィグレーション・インターフェイスを使用してPLLのコントロール・レジスターに書き込むことにより、リコンフィグレーション動作を開始できます。ストリーマー・ブロックのコントロールおよびステータス信号は、PLLのソフト・コントロールおよびステータスレジスターにメモリーマップドされています。
例えば、ネイティブPHY IPコアに論理チャネル0から論理チャネル3の4つのチャネルが存在し、Embedded Reconfiguration Streamerを使用して論理チャネル3をリコンフィグレーションする場合は、リコンフィグレーション・インターフェイスを使用して論理チャネル3のコントロール・レジスターに適切なビット設定で書き込む必要があります。
ネイティブPHY IPによって生成されるコンフィグレーション・ファイルには、Native PHY IP Parameter EditorのAnalog PMA settingsタブも含まれます。Native PHY IP Parameter Editorで選択されたアナログ設定は、これらの設定およびそれらに依存する設定を選択されたコンフィグレーション・ファイルに含めるために使用されます。
エンベデッド・ストリーマーがイネーブルされたIPガイド・リコンフィグレーション・フローを使用し、ダイナミック・リコンフィグレーションを実行する完全な手順については、「ダイナミック・リコンフィグレーション実行の手順」を参照してください。TX PLLの切り替え、CGB分周器の切り替え、リファレンス・クロックの切り替えといったPMAリコンフィグレーションを実行するには、「ダイナミック・リコンフィグレーション実行の手順」に記載された特殊なケースでのリコンフィグレーション・フローを使用してください。
Embedded reconfiguration streamerレジスターおよび設定の詳細については、Lタイル/Hタイル・トランシーバー・レジスターの論理ビューを参照してください。