3.1.4.2. CMU PLL IP コア

インテル® Arria® 10 トランシーバーPHY ユーザーガイド

ダウンロード PDF

ID 683617

日付 4/20/2017

バージョン current

Public

3.1.4.2. CMU PLL IP コア

表 236. CMU PLL のパラメーターと設定
パラメーター	範囲	説明
Message level for rule violations	Error Warning	パラメーター・ルール違反に使用するメッセージレベルを指定します。 Error：ルール違反があればIP の生成が回避されます Warning：すべてのルール違反を警告として表示し、違反がある状態でもIP の生成が実行されます
Bandwidth	Low Medium High	VCO の帯域幅を指定します。帯域幅を高く設定すると、低減されたジッター除去を犠牲にして、PLL ロック時間を短縮します。
Number of PLL reference clocks	1 ～ 5	CMU PLL の入力リファレンス・クロック数を指定します。このパラメーターはデータレートのリコンフィグレーションに使用することができます。
Selected reference clock source	0 ～ 4	CMU PLL へ最初に選択されるリファレンス・クロック入力を指定します。
TX PLL Protocol mode	Basic PCIe*	このパラメーターは、正しいプロトコル固有の設定のための規則を規定します。PLL の特定の機能は、特定のプロトコル・コンフィグレーション・ルールでのみ使用できます。このパラメーターは、プリセットではありません。使用するプロトコルに応じて他のすべてのパラメーターを設定する必要があります。
PLL reference clock frequency	GUI を参照してください。	PLL の入力リファレンス・クロック周波数を指定します。
PLL output frequency	GUI を参照してください。	PLL のターゲットとする出力周波数を指定します。
Multiply factor (M-Counter)	Read only	M マルチプライヤの値を表示します。
Divide factor (N-Counter)	Read only	N カウンターの値を表示します。
Divide factor (L-Counter)	Read only	L カウンターの値を表示します。

表 237. CMU PLL のダイナミック・リコンフィグレーション
パラメーター	範囲	説明
Enable dynamic reconfiguration	On/Off	PLL リコンフィグレーション・インターフェイスをイネーブルします。シミュレーション・モデルをイネーブルし、リコンフィグレーションに向けてより多くのポートを追加します。
Enable Altera Debug Master Endpoint	On/Off	このオプションをオンにすると、Altera Debug Master Endpoint (ADME) がトランシーバーPLL IP コアにエンベッドされ、ダイナミック・リコンフィグレーションに向けてAvalon-MM スレーブ・インターフェイスへ内部で接続を実行します。ADME は、トランシーバーのリコンフィグレーション空間へのアクセスが可能で、システムコンソールを使用してJTAG 経由で特定の検証およびデバッグ機能が実行可能です。詳細については、リコンフィグレーション・インターフェイスとダイナミック・リコンフィグレーションの章を参照してください。
Separate reconfig_waitrequest from the status of AVMM arbitration with PreSICE	On/Off	イネーブルすると、`reconfig_waitrequest` は、PreSICE とのAVMM アービトレーションのステータスを表示しません。AVMM アービトレーション・ステータスは、ソフト・ステータス・レジスタービットに反映されます (この機能を使用するには、「Enable control and status registers feature」を有効にする必要があります)。
Enable capability registers	On/Off	CMU PLL のコンフィグレーションについてのハイレベルな情報を提供するケーパビリティー・レジスターをイネーブルします。
Set user-defined IP identifier		ケーパビリティー・レジスターがイネーブルされると`user_identifier` オフセットから読み出される、ユーザー定義の数値による識別子を設定します。
Enable control and status registers	On/Off	エンベデッド・デバッグ・ロジックを介して、PLL インターフェイスでステータス信号を読み出し、コントロール信号を書き込むためのソフトレジスターをイネーブルします。
Configuration file prefix	On/Off	生成されるコンフィグレーション・ファイルのプレフィックス名を入力します。
Generate SystemVerilog package file	On/Off	PLL で使用されるすべての関連パラメーターを含むSystemVerilog のパッケージファイルを生成します。
Generate C header file	On/Off	PLL で使用されるすべての関連パラメーターを含むC ヘッダーファイルを生成します。
Generate MIF (Memory Initialize File)	On/Off	現在のコンフィグレーションが含まれているMIF ファイルを生成します。異なるPLL コンフィグレーション間で切り替えを実行するには、このオプションをリコンフィグレーションに使用します。

表 238. CMU PLL の生成オプション
パラメーター	範囲	説明
Generate parameter documentation file	On/Off	すべてのfPLL パラメーターおよび値の説明が含まれている.csv ファイルを生成します。

表 239. CMU PLL IP のポート
ポート	範囲	クロックドメイン	説明
`pll_powerdown`	入力	非同期	High にアサートされるとPLL をリセットします。
`pll_refclk0`	入力	N/A	リファレンス・クロック入力ポート0 です。 5 個のリファレンス・クロック入力ポートがあります。利用可能なリファレンス・クロックポートの数は、Number of PLL reference clocks のパラメーターに依存します。
`pll_refclk1`	入力	N/A	リファレンス・クロック入力ポート1 です。
`pll_refclk2`	入力	N/A	リファレンス・クロック入力ポート2 です。
`pll_refclk3`	入力	N/A	リファレンス・クロック入力ポート3 です。
`pll_refclk4`	入力	N/A	リファレンス・クロック入力ポート4 です。
`tx_serial_clk`	出力	N/A	GX チャネル向け高速シリアルクロック出力ポートです。x1 クロック・ネットワークとして機能します。
`pll_locked`	出力	非同期	PLL がロックされているかどうかを示すアクティブHigh ステータス信号です。
`reconfig_clk0`	入力	N/A	オプションのAvalon インターフェイス・クロックです。PLL リコンフィグレーションに使用します。PLL IP コアGUI でEnable Reconfiguration パラメーターが選択されている場合にのみリコンフィグレーション・ポートが表示されます。このパラメーターが選択されていない場合、ポートは内部でOFF に設定されています。
`reconfig_reset0`	入力	`reconfig_clk0`	Avalon インターフェイスをリセットするために使用されます。アサーションに非同期であり、デアサーションには同期です。
`reconfig_write0`	入力	`reconfig_clk0`	アクティブHigh のライトイネーブル信号です。
`reconfig_read0`	入力	`reconfig_clk0`	アクティブHigh のリードイネーブル信号です。
`reconfig_address0[9:0]`	入力	`reconfig_clk0`	読み取りおよび書き込み動作の両方にアクセスするアドレスの指定に使用される10 ビットのアドレスバスです。
`reconfig_writedata0[31:0]`	入力	`reconfig_clk0`	32 ビットのデータバスです。指定されたアドレスに書き込みデータを伝送します。
`reconfig_readdata0[31:0]`	出力	`reconfig_clk0`	32 ビットのデータバスです。指定したアドレスからリードデータを伝送します。
`reconfig_waitrequest0`	出力	`reconfig_clk0`	Avalon インターフェイス信号がビジー状態であることを示します。アサートされる場合、全ての入力が一定に保たなければなりません。
`pll_cal_busy`	出力	非同期	PLL キャリブレーション進行中、High でアサートされるステータス信号です。この信号とリセット・コントローラーIP 上の`tx_cal_busy` ポートで論理OR を実行します。