インテル® Arria® 10 トランシーバーPHY ユーザーガイド

ID 683617
日付 4/20/2017
Public
ドキュメント目次

6.11.2.2. fPLL リファレンス・クロックの切り替え

fPLL インスタンスのリコンフィグレーション・インターフェイスを使用し、fPLL を駆動するリファレンス・クロックソースを指定することができます。fPLL は、最大で5 つの異なるリファレンス・クロックソースを使用しクロッキングをサポートします。 異なるリファレンス・クロックソースを選択する場合のフローは、リコンフィグレーション・インターフェイスで指定したトランスミッタPLL の数とは関係ありません。

リファレンス・クロックの切り替えを開始する前に、fPLL インスタンスが複数のリファレンス・クロックソースを定義していることを確認してください。fPLL をパラメーター化する際、PLL タブのNumber of PLL Reference clocks パラメーターを指定します。

以下の表は、fPLL リファレンス・クロック入力の切り替えに関するアドレスとビットを示しています。公開されるpll_refclk ポートの個数は、指定するリファレンス・クロックの個数により異なります。この操作にはfPLL リコンフィグレーション・インターフェイスを使用します。

表 266.  fPLL リファレンス・クロック入力の切り替えに使用するレジスターマップ
トランシーバーfPLL ポート 説明 アドレス ビット
pll_refclk0 MUX_0 の論理refclk0 を表します。ルックアップ・レジスターx117[4:0]は、論理refclk0 からMUX_0 の物理refclk へのマッピングを格納します。 0x117 (ルックアップ・レジスター) [7:0]
pll_refclk1 MUX_0 の論理refclk1 を表します。ルックアップ・レジスターx118[4:0]は、論理refclk1 からMUX_0 の物理refclk へのマッピングを格納します。 0x118 (ルックアップ・レジスター) [7:0]
pll_refclk2 MUX_0 の論理refclk2 を表します。ルックアップ・レジスターx119[4:0]は、論理refclk2 からMUX_0 の物理refclk へのマッピングを格納します。 0x119 (ルックアップ・レジスター) [7:0]
pll_refclk3 MUX_0 の論理refclk3 を表します。ルックアップ・レジスターx11A[4:0]は、論理refclk3 からMUX_0 の物理refclk へのマッピングを格納します。 0x11A (ルックアップ・レジスター) [7:0]
pll_refclk4 MUX_0 の論理refclk4 を表します。ルックアップ・レジスターx11A[4:0]は、論理refclk4 からMUX_0 の物理refclk へのマッピングを格納します。 0x11B (ルックアップ・レジスター) [7:0]
N/A

fPLL refclk セレクションMUX_0

0x114 [7:0]
pll_refclk0 MUX_1 の論理refclk0 を表します。ルックアップ・レジスターx11D[4:0]は、論理refclk0 からMUX_1 の物理refclk へのマッピングを格納します。 0x11D (ルックアップ・レジスター) [7:0]
pll_refclk1 MUX_1 の論理refclk1 を表します。ルックアップ・レジスターx11E[4:0]は、論理refclk1 からMUX_1 の物理refclk へのマッピングを格納します。 0x11E (ルックアップ・レジスター) [7:0]
pll_refclk2 MUX_1 の論理refclk2 を表します。ルックアップ・レジスターx11F[4:0]は、論理refclk2 からMUX_1 の物理refclk へのマッピングを格納します。 0x11F (ルックアップ・レジスター) [7:0]
pll_refclk3 MUX_1 の論理refclk3 を表します。ルックアップ・レジスターx120[4:0]は、論理refclk3 からMUX_1 の物理refclk へのマッピングを格納します。 0x120 (ルックアップ・レジスター) [7:0]
pll_refclk4 MUX_1 の論理refclk4 を表します。ルックアップ・レジスターx121[4:0]は、論理refclk4 からMUX_1 の物理refclk へのマッピングを格納します。 0x121 (ルックアップ・レジスター) [7:0]
N/A fPLL refclk セレクションMUX_1 0x11C [7:0]

リファレンス・クロックを切り替える際、代わりとなるクロックの論理リファレンス・クロックとそれぞれのアドレスとビットを指定します。以下の手順に従って選択したリファレンス・クロックに切り替えます。

  1. ダイナミック・リコンフィグレーションの実行手順の手順1 から7 の必要な手順を実行します。
  2. MUX 0 のルックアップ・レジスターから読み出し、必要な5 ビット・パターンを保存します。たとえば、論理refclk3 への切り替えにはアドレス0x11A でビット[4:0]を使用する必要があります。
  3. ルックアップ・レジスターから取得した5 ビット値を使用して、アドレス0x114 のビット[4:0]にRead-Modify-Write を実行します。
  4. MUX 1 のルックアップ・レジスターから読み出し、必要な5 ビット・パターンを保存します。たとえば、論理refclk3 への切り替えにはアドレス0x120 でビット[4:0]を使用する必要があります。
  5. ルックアップ・レジスターから取得した5 ビット値を使用して、アドレス0x11C でビット[4:0]にRead-Modify-Write を実行します。
  6. ダイナミック・リコンフィグレーションの実行手順の手順9 から12 の必要な手順を実行します。