3.1.1. ATX PLL およびfPLL を使用する場合における送信PLL の間隔ガイドライン

インテル® Arria® 10 トランシーバーPHY ユーザーガイド

ダウンロード PDF

ID 683617

日付 4/20/2017

バージョン current

Public

7.2 GHz から11.4 GHz までのATX PLL VCO 周波数の場合、2 つのATX PLL が同じVCO 周波数で動作するとき (100 MHz の範囲内) 、7 つのATX PLL 離して配置される必要があります (6 つスキップする)。

11.4 GHz から14.4 GHz までのATX PLL VCO 周波数の場合、2 つのATX PLL が同じVCO 周波数で動作するとき (100 MHz の範囲内) 、4 つのATX PLL 離して配置される必要があります (3 つスキップする)。

PCIe*/PIPE Gen3 のためのシリアルクロックを提供する2 つのATX PLL の場合、4 つのATX PLL を離れて配置する必要があります (3 つスキップする)。

注: これらの間隔ルールに違反があった場合に、 Quartus® Prime はクリティカル・ワーニングを表示します。

2 つのATX PLL が使用され、アプリケーションで次の2 つの条件を満たします。

この2 つのATX PLL を7 つのATX PLL 離して配置する必要があります (6 つスキップする)。2 つのアクティブなATX PLL 間のATX PLL は使用しないでください。

ATX PLL とfPLL の両方を使用し、アプリケーションで次の2 つの条件を満たします。

ATX PLL VCO 周波数とfPLL VCO 周波数が50 MHz 以内の場合
ATX PLL は、OTU2、OTU2e、SDH/Sonet_9953/OC192/STM64、10G GPON を含むプロトコル、またはジッター統合開始範囲が1 MHz 未満で、データレートが3 Gbps 以上のプロトコルを駆動するために使用される。こういう場合では、

ATX PLL とfPLL は、少なくとも1 つのATX PLL で分離されている必要があります。

ATX PLL とfPLL の両方を使用し、アプリケーションで次の2 つの条件を満たします。

fPLL でユーザーの再キャリブレーション・プロセスがトリガーされる
ATX PLL は、OTU2、OTU2e、SDH/Sonet_9953/OC192/STM64、10G GPON を含むプロトコル、またはジッター統合開始範囲が1 MHz 未満で、データレートが3 Gbps 以上のプロトコルを駆動するために使用される。こういう場合では、

ATX PLL とfPLL は、 (ATX PLL とfPLL のVCO 周波数オフセットに関わらず) 少なくとも1 つのATX PLL で分離されている必要があります。