6.3. コンフィグレーション・ファイル

インテル® Arria® 10 トランシーバーPHY ユーザーガイド

ダウンロード PDF

ID 683617

日付 4/20/2017

バージョン current

Public

6.3. コンフィグレーション・ファイル

Arria® 10 トランシーバー・ネイティブPHY および送信PLL IP コアを使用する場合、IP インスタンスに指定したパラメーターをコンフィグレーション・ファイルとして保存できるオプションがあります。このコンフィグレーション・ファイルは、特定のIP インスタンスのアドレスとデータ値を保存します。

コンフィグレーション・ファイルはIP の生成中に生成され、IP インスタンスの<IP Instance name>/reconfig/ サブフォルダー内に配置されます。コンフィグレーション・データは以下のフォーマットで利用可能です。

SystemVerilog packages: <name>.sv
C Header files: <name>.h
Memory Initialization File (MIF): <name>.mif

コンフィグレーション・データを保存するには、トランシーバー・ネイティブPHY あるいは送信PLL パラメーター・エディターのDynamic Reconfiguration タブで1 つあるいは複数のコンフィグレーション・ファイル・フォーマットを選択します。特定のIP インスタンス用に生成されたすべてのコンフィグレーション・ファイルに、同じアドレスとデータ値が含まれます。コンフィグレーション・ファイルの内容は、1 つのトランシーバー/PLL コンフィグレーションから別のトランシーバー/PLL コンフィグレーションのリコンフィグレーションに使用することが可能です。

Transceiver Native PHY IP Parameter Editor のDynamic Reconfirmation タブにあるInclude PMA Analog settings in configuration files 機能をイネーブルすれば、Native PHY IP コアがコンフィグレーション・ファイル内にPMA Analog 設定をオプションで含めることができるようになります。この機能はデフォルトではディスエーブルされていますが、イネーブルするとNative PHY IP Parameter Editor のAnalog PMA settings (Optional) タブで指定したPMA Analog 設定をコンフィグレーション・ファイルに追加します。Native PHY IP Parameter Editor でこのオプションをイネーブルしている場合でも、スタティック・デザインをコンパイルする際にはアナログ設定に対しQuartus Settings File (QSF) アサインメントを指定する必要があります。Native PHY IP Parameter Editor で選択したアナログ設定は、このような設定やこれらに依存する設定を選択したコンフィグレーション・ファイルに含めるだけに使用されます。アナログ設定のQSF アサインメントに関する詳細については、アナログ・パラメーター設定の章を参照してください。

SystemVerilog コンフィグレーション・ファイル


26'h008FF04, 	
// [25:16]-DPRIO address=0x008;
// [15:8]-bit mask=0xFF; 
// [7:7]- hssi_tx_pcs_pma_interface_pldif_datawidth_mode=pldif_data_10bit(1'h0); 
// [6:5]-hssi_tx_pcs_pma_interface_tx_pma_data_sel=ten_g_pcs(2'h0); 
// [4:4]-hssi_tx_pcs_pma_interface_prbs_gen_pat=prbs_gen_dis(1'h0); 
// [3:0]-hssi_tx_pcs_pma_interface_sq_wave_num=sq_wave_default(4'h4);
…

localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_VALUE = "pldif_data_10bit";
localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_OFST = 8;
localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_FIELD_OFST = 7;
localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_FIELD_HIGH = 7;
localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_FIELD_SIZE = 1;
localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_FIELD_BITMASK = 
	32'h00000080;
localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_FIELD_VALMASK = 
	32'h00000000;
localparam HSSI_TX_PCS_PMA_INTERFACE_PLDIF_DATAWIDTH_MODE_ADDR_FIELD_VALUE = 1'h0;

SystemVerilog コンフィグレーション・ファイルには2 つの部分が含まれ、最初の部分は26 ビットの16 進値のデータ配列で構成され、第二の部分はパラメーター値で構成されます。データ配列には、各26 ビットの16 進数値はさまざまなビット配置を記述した関連するコメントが含まれます。

表 259. SystemVerilog コンフィグレーション・ファイル・ラインのマッピング
ビット位置	説明
[25:16]	チャネルまたはPLL アドレスです。
[15:8]	チャネルまたはPLL ビットマスクです。ビットマスクはトランシーバー・ネイティブPHY または送信PLL IP コアのいずれかでコンフィグレーションされたビットを公開します。
[7:0]	機能ビット値です。

たとえば、26'h008FF04 の値がアドレスの0x008 およびビットマスクの0xFF を表します。アドレスの0x008 に存在する4 つの機能は以下のとおりです。

1'h0 の値を持つhssi_tx_pcs_pma_interface_pldif_datawidth_mode
2'h0 の値を持つhssi_tx_pcs_pma_interface_tx_pma_data_sel
1'h0 の値を持つhssi_tx_pcs_pma_interface_prbs_gen_pat
4'h4 の値を持つhssi_tx_pcs_pma_interface_sq_wave_num

アドレス0x008 のビット7 へ書き込みを実行すると、hssi_tx_pcs_pma_interface_pldif_datawidth_mode 機能が変更されます。

MIF ファイルとC ヘッダーファイルは、System Verilog パッケージファイルと同じように設定します。複数のトランシーバー機能が同じアドレスに存在することが可能です。同時に、1 つのトランシーバー機能が複数のアドレスにわたって存在することも可能です。

ダイナミック・リコンフィグレーションには、トランシーバー・ネイティブPHY IP コアまたはPLL IP コアの2 つのコンフィグレーションが最低限必要となります。1 つ目のコンフィグレーションでベースとなるトランシーバーまたはPLL コンフィグレーションを定義し、2 つ目のコンフィグレーションでモディファイド・コンフィグレーションまたはターゲット・コンフィグレーションを定義します。以下に示す表に従って、IP Parameter Editor を使用しトランシーバー・ネイティブPHY またはPLL IP コアのベースとなるコンフィグレーションとモディファイド・コンフィグレーションを作成します。

表 260. トランシーバー・ネイティブPHY またはPLL IP パラメーター (ベース・コンフィグレーションおよびモディファイド・コンフィグレーション)
Native PHY またはPLL のインスタンス	必要なパラメーター設定	保存先
ベース・コンフィグレーション	ネイティブPHY IP コアのInterfaces > Transceiver PHY > Arria® 10 Transceiver Native PHY をクリックします。または、PLL で、サポートされる送信PLL IP コアのいずれかを選択します。データレート、PCS オプション、およびPMA オプションなど、ベース・コンフィグレーションに必要なすべてのオプションを有効にします。モディファイド・コンフィグレーションで使用するすべてのポートを有効にします。たとえば、ベース・コンフィグレーションではビットスリップ機能は必要なく、モディファイド・コンフィグレーションで必要な場合、`tx_std_bitslipboundarysel` ポートを有効にする必要があります。標準PCS、エンハンストPCS、およびPCS Direct 間のリコンフィグレーションでは、Enable datapath and interface reconfiguration をオンにする必要があります。Transceiver configuration rules はPHY インスタンスの初期モードを定義します。 Dynamic Reconfiguration タブで、Enable dynamic reconfiguration をオンにしてConfiguration Options を指定します。このフローでは、Configuration file オプションをオンにする必要があります。	<Native PHY Base Instance Name> /reconfig/altera_xcvr_native_a10_reconfig_parameters.sv には、トランシーバー・コンフィグレーションのためのすべてのトランシーバー・レジスター・アドレスとビット値が含まれます。または、 <PLL Base Instance Name> /reconfig/altera_xcvr_<type>_pll_a10_reconfig_parameters.sv には、PLL コンフィグレーションのためのすべてのPLL レジスターアドレスとビット値が含まれます。
モディファイド・コンフィグレーション	Interfaces > Transceiver PHY > Arria® 10 Transceiver Native PHY をクリックします。または、PLL からサポートしている送信PLL IP コアのいずれかを選択します。データレート、PCS オプション、およびPMA オプションなど、モディファイド・コンフィグレーションに必要なオプションをすべて有効にします。モディファイド・コンフィグレーションで使用するすべてのポートを有効にします。標準PCS、エンハンストPCS、およびPCS Direct をリコンフィグレーションするは、Enable datapath and interface reconfiguration を有効にする必要があります。Transceiver configuration rules はPHY インスタンスのモードを定義します。 Dynamic Reconfiguration タブで、Enable dynamic reconfiguration をオンにしてベース・インスタンスと同じConfiguration Options を指定します。	<Native PHY Modified Instance Name> /reconfig/altera_xcvr_native_a10_reconfig_parameters.sv には、トランシーバー・コンフィグレーションのためのすべてのトランシーバー・レジスター・アドレスとビット値が含まれます。または、 <PLL Modified Instance Name> /reconfig/altera_xcvr_<type>_pll_a10_reconfig_parameters.sv には、PLL コンフィグレーションのためのすべてのPLL レジスターアドレスとビット値が含まれます。

注: ベース・コンフィグレーション・ファイルとモディファイド・コンフィグレーション・ファイルは、同じフォルダーまたは異なるフォルダーに生成することができます。同じフォルダーを使用する場合、各コンフィグレーションの名称は、それぞれ異なる名称にする必要があります。

ネイティブPHY IP コアあるいは送信PLL IP コアのダイナミック・リコンフィグレーションを実行する際は、インテルは、「ダイナミック・リコンフィグレーション実行の手順」の項に記載されたフローを実行することを推奨します。

言語の選択

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

インテル® Arria® 10 トランシーバーPHY ユーザーガイド

6.3. コンフィグレーション・ファイル

SystemVerilog コンフィグレーション・ファイル